중국 CXMT, 삼성보다 2년 먼저 4F² D램 출시

삼성전자의 도입 목표가 2028년으로 보도된 가운데, CXMT 회장이 올해 안에 4F² 구조를 적용한 서버용 D램을 선보이겠다고 밝혔다.

삼성전자의 도입 목표로 보도된 2028년과 비교하면 2년 앞선 일정이다.

F는 반도체 공정의 최소 가공 거리를 뜻한다. 4F²는 한 변이 F인 정사각형 면적을 말하며, 메모리 정보를 저장하는 셀 하나가 차지하는 공간을 나타낸다.

기존 6F² 크기의 셀을 4F²로 줄이면 면적은 약 33% 감소하지만, 같은 공간에 들어가는 셀 개수는 100개에서 150개로 50% 증가한다.

D램 셀은 전하를 저장하는 커패시터와 전하 흐름을 제어하는 트랜지스터로 이루어진다. 저장된 전하는 시간이 지나면서 조금씩 빠져나가므로 D램은 주기적으로 데이터를 읽고 원래 상태로 보전해야 한다.

셀을 작게 만들면 전하를 충분히 담기 어려워지고, 트랜지스터가 작아지면 전하 누수를 방지하기가 더 어려워진다. 기존에는 바닥 면적을 줄이면서 높이를 늘려 대응했지만, 수십억 개의 가늘고 긴 구조를 만드는 것이 점점 어려워지고 있다.

기존 구조를 무작정 작게 만드는 데 한계가 있어서 이제는 셀의 구조를 바꾸려는 시도가 이어지고 있다.

이 변화에서 F 값은 반도체 공정의 최소 가공 길이로서 회로 설계의 기준이 되며, 같은 F를 기준으로 삼는 한 셀 구조의 변화가 불가피해진 것이다.

셀 면적만 보면 33% 감소이고 용량은 50% 증가하지만, D램은 셀뿐 아니라 데이터 위치를 찾는 회로와 신호 증폭 회로도 포함하고 있다.

주변 회로 면적까지 고려하면 실제 칩 전체 면적의 감소율은 셀 면적 감소만큼 크지 않으며, 새로운 구조를 제조하는 데 따른 비용이 추가로 들 수 있다.

기존 디램에서는 전류 통로가 주로 바닥을 따라 배치되어 가로로 긴 공간을 차지했다. 이 통로를 위아래 방향으로 수직으로 배치하면 가로 공간이 줄어들고, 그만큼 셀을 더 촘촘하게 배치할 수 있다.

수직 채널 구조로 트랜지스터 구조도 함께 변경되며, 물통 역할을 하는 커패시터 아래의 수도꼭지 역할을 하는 트랜지스터와의 연결 구조까지 개선되면서 바닥 면적이 축소된다.

기존 디램을 더 작게 만드는 일이 점점 어려워지면서 메모리 업계 전체가 셀 구조 자체를 바꾸는 방향으로 움직이고 있다. SK 하이닉스도 2025년 공식 로드맵에서 4F² 스퀘어, 수직 게이트 구조, 웨이퍼 본딩 기술을 공개했다. 각 회사마다 4F² 안에 트랜지스터를 배치하고 연결하는 방식은 다를 수 있지만, 셀 구조 변경이라는 큰 흐름은 동일하다.

D램은 커패시터에 저장된 전하가 만드는 아주 작은 전기 신호를 읽는데, 셀을 촘촘하게 배치하면 배선이 가까워진다. 신호가 지나가는 배선들이 너무 가까워지면 옆 배선의 전압이 바뀔 때 읽으려는 신호까지 영향을 받는다.

SK 하이닉스의 4F² 연구에서도 이 배선 간섭 문제가 발생했으며, 이를 감소시키기 위해 차폐 구조를 추가하는 등의 해결 방안이 필요하다.

셀 축소 성공 후에도 그 안에 담긴 정보를 안정적으로 읽고 쓸 수 있도록 주변 구조를 함께 조정해야 한다. 연구실의 단일 셀 작동과 칩 전체 작동은 별개 문제로, 수십억 개 셀이 함께 움직이는 제품에서는 아주 작은 문제도 생산성 전체에 영향을 미친다. 연구실의 단일 셀 작동과 칩 전체가 작동하는 제품은 별개 문제다.

수십억 개 셀이 함께 움직이는 제품에서는 아주 작은 문제도 전체 생산성에 영향을 미칠 수 있으며, 이를 모두 해결해야만 대량 생산이 가능하다.

분리 제조한 셀 구조와 주변 회로를 다시 접합할 때 수많은 전기 연결부를 아주 정확하게 맞춰야 하는 새로운 난제가 생긴다. 연결 위치가 조금만 어긋나거나 접합 문제가 발생하면 두 회로가 함께 작동하지 못한다. 연결 위치가 조금만 어긋나거나 접합 문제가 발생하면 두 회로가 함께 작동하지 않는다.

삼성전자의 도입 목표로 보도된 2028년보다 2년 앞선 일정이다. 다만 실제 제품의 크기와 수율은 아직 미공개 상태이며, 초기 제품이 기존 G5 공정에서 파생된 형태일 가능성도 제기된다. 발표 일정만 보면 삼성전자의 2028년 도입 목표보다 2년 앞선 것이다.

다만 실제 제품의 용량 크기와 수율은 공개되지 않았으며, 초기 제품이 이미 양산 중인 기존 G5 공정에서 파생된 형태일 가능성도 제기되고 있다. CXMT는 지난 9월 공개 자료에서 이미 5세대 D램 기술인 G5 플랫폼을 양산에 적용 중이며 모바일용 LPDDR5X도 생산 중이다.

CXMT가 8기비트 용량 기준으로 웨이퍼 한 장에서 만들 수 있는 칩 대수가 최소 50% 증가했다고 발표했다. 이는 G5 공정이라고 명명한 현재 생산 기술의 성과다.

다만 이 수치는 불량품을 제외하기 전 전체 칩수를 기준으로 한 것이므로, 실제 판매 가능한 양산 칩이 정확히 50% 증가했다는 의미는 아니다. 4F² 적용 제품의 수율과 생산량은 아직 예측 단계다.

CXMT가 예고한 제품은 DDR5 RDRAM이다. 일반 램과 달리 명령과 주소 신호를 중간에서 받아 전달하는 레지스터를 포함하며, 서버에서 주로 사용되는 메모리 모듈이다.

서버는 오랫동안 쉬지 않고 많은 데이터를 처리해야 하는데, 메모리 문제로 장애가 발생하면 아낀 메모리 비용보다 장애로 인한 손실이 훨씬 크다. 따라서 단순 용량과 가격보다 안정성이 실제 서버 고객 입장에서 더 중요한 기준이다.

CXMT의 제품이 상업화되려면 실제 제품 출시 후 어떤 서버 플랫폼에서 검증받았는지, 그리고 실제 데이터 센터에 대량으로 채택되는지 확인이 필수적이다.

공장 증설과 4F² 기술 개발이 동시에 진행되면서 한국 메모리 기업들의 경쟁이 심해질 수밖에 없는 상황이 만들어지고 있다.

메모리를 구매하는 고객마다 원하는 성능과 가격이 다르다. 최고 성능이 필요한 고객이 있는 반면, 필요한 성능만 충족하고 가격이 저렴하며 안정적으로 공급받는 제품을 선택하는 고객도 있다.

중국 기업들이 자국 고객들의 한국 업체 메모리 구매처를 자국산으로 바꾸면, 한국 업체들은 다른 시장에서 판매처를 찾아야 한다. 이런 메커니즘에서 CXMT는 최고 기술이 아니어도 시장의 일부를 차지할 수 있다.

AI 서버는 AI 모델을 실행하는 데 필요한 데이터뿐만 아니라 수많은 사용자 요청을 처리하는 과정에서도 많은 메모리가 필요하다. 같은 예산으로 더 많은 메모리를 구매할 수 있으면 서버 여유 용량을 확보하거나 더 많은 작업을 처리할 수 있다.

하지만 메모리 대역폭, 즉 일정 시간에 주고받을 수 있는 데이터량이 출입문이라면, 셀을 촘촘하게 배치해도 메모리 속도는 같은 비율로 빨라지지 않는다. DDR5는 CPU 시스템 메모리로, HBM은 GPU 가까이 배치한 고대역폭 메모리로 역할이 다르다.

DDR5 공급 증가만으로는 GPU 메모리 병목 문제가 해결되지 않으므로, 메모리 충분함이 AI 기업의 모든 문제를 해결하지는 못한다.

AI 산업이 계속 성장해도 메모리 공급이 수요보다 더 빠르게 늘어나면 가격은 내려간다. 예를 들어 판매량이 30% 증가하면서 용량당 가격이 20% 하락하면, 매출은 고작 4% 증가하는 데 그친다. 높은 수익성을 유지하려면 제조 원가를 충분히 낮춰야 한다.

마이크론은 2026년 연차 보고서에서 HBM 수요 감소 시 생산 능력을 일반 디램으로 돌릴 경우 일반 디램 공급이 크게 늘어나 가격이 떨어질 위험을 지적했다. 여러 메모리 업체가 4F² 전환과 신규 공장 가동을 비슷한 시기에 하면 공급 증가 속도가 더 빨라질 수 있다.

앞으로 중요한 것은 두 가지 속도다. AI가 메모리를 더 쓰는 속도와 반도체 회사들이 더 많이 만들어내는 속도가 그것이다.

AI가 잘되는 와중에도 메모리 공급이 수요를 앞지르면 가격은 내려갈 수 있다. 이번 구조 변화에서 나올 이익의 크기는 이 두 속도 간 차이에서 드러난다.